信号処理基板設計と製作

信号処理部に要求されるのは、1で決定したシンチレータで発生した光を数100にも及びシ リコン半導体光センサMPPCからの信号を独立にかつ低消費電力で処理できることである。 そのため、16系統の信号を独立に処理でき、かつ、1系統あたり2 mW以下という超低消費電 力の専用集積回路(ASICと呼ばれる)IDE3380(ノルウエー IDEAS社製)を用いる。図2の上下 に概念設計として行った信号処理系統図を示す。

Figure 4.2: 信号処理概念図:上がセンサ全体の信号処理システム。下がフロントエンド回路の概要。
Image signal_processing Image FEC12_signaldesign

概念設計をもとにさらなる詳細設計を行った。特にシンチレータの検出部を除いた限られ たスペースに信号処理システムを配置することから、信号処理基板のサイズは適切か?セ ンサ全体が本当に組み立てられるのか?といったところまで検討する必要がある。そのた め、センサ全体のモックアップ(構造モデル)を作り、組み立てられるのか?を検討してか ら基板製作過程へ移ることへと方針変更した(構造モデル組み立ての内容については5セ ンサ組み立てを参照)。当初は小型なので比較的簡単にできるという思い込みもあったが、 それは間違いで小さいために高密になり、逆に難易度が上がることを再認識した。その難 しさに加えて、昨今の半導体部品不足の影響を受け、主要部品であるプログラミング可能 なデジタルデバイスFPGAなどの入手困難なものが生じ、入手ルートや代替部品検討などで 詳細設計・製作に大幅な遅れが生じた。さらに2022年6月、JAXAから革新的技術実証衛星4 号機の公募が発表され、その中で本センサ単独のコンポーネントの衛星相乗り打ち上げお よび宇宙実証機会が無償で得られる可能性がでてきたため、我々としてもその可能性を拡 げるため、急遽JAXA要求の衛星システムインターフェースに適合する概念設計を行った。 これらのプロセスを経て、ASICとFPGAを搭載したフロントエンド(FEC)回路基板(2種類1セ ット:図3)、センサ宛コマンドを処理し、センサ全信号を最終的に統合するデータ処理(DP) 基板、個々の基板へ電源を供給し、衛星システムとのインターフェースを行う電源・デル タ機能基板と、計4種類の電子回路基板を製作した(図4)。製作するまでには回路設計・基 板設計・基板製造・部品入手・実装という様々な工程があり、電子回路に知識をもつ名大 技術職員の協力のもと、国内・外の基板製造メーカを利用しながら設計・製作を行った。

Figure 4.3: 製作したフロントエンド回路(ASIC搭載基盤)の表裏
Image FEC2_omote Image FEC2_ura

Figure 4.4: 製作したフロントエンド回路(FPGA搭載基盤)の表裏
Image FEC1_omote Image FEC1_ura

Figure 4.5: 製作したデータ処理基盤と電源・デルタ機能基板
Image DP_product Image powerdelta_product